半導体製造の基本フロー

半導体（集積回路）の製造は「前工程（ウェハー製造〜回路形成）」と「後工程（切断・パッケージング・検査）」に分かれます。前工程の精度が半導体性能を決定します。

主要製造プロセス

工程 内容
リソグラフィ（露光） 光でウェハーに回路パターンを転写。EUV光源で2nm以下を実現
エッチング 不要な部分を削る。ドライ（プラズマ）とウェット（薬液）がある
CVD（化学気相成長） 薄膜を気相から堆積。絶縁層・導電層の形成
CMP（化学機械研磨） ウェハー表面を平坦化
イオン注入 不純物を打ち込んでトランジスタ特性を制御
メタライゼーション 銅配線を形成して回路をつなぐ

EUV（極端紫外線）リソグラフィの重要性

2nm・3nm世代の最先端チップにはASML（オランダ）のEUV露光装置が不可欠です。1台100億円超・世界で年間数十台しか製造できず、TSMCの競争優位の核心にある装置です。

日本の半導体産業の位置づけ

日本は露光用レジスト（JSR・信越化学・東京応化）・研磨材（フジミ）・特殊ガス（大陽日酸）など半導体材料・部材で高いシェアを持ちます。TSMCの熊本進出で前工程も一部国内回帰の動きがあります。